3 月 8 日消息，HBM 高帶寬內存的一大演進趨勢是堆疊層數(shù)的增加，在目前的 HBM4 世代主流堆疊層數(shù)是 12 / 16。JEDEC 在制定 HBM4 規(guī)范時已經放寬了一次堆棧高度限制，從 720μm 提升到了 775μm。

　　而參考韓媒 ZDNET Korea 與 ETNEWS 的報道，面對下一代堆疊可達 20 層的 HBM，行業(yè)正在考慮進一步放寬高度限制至 800μm 乃至更多。

　　如果想在現(xiàn)有的 775μm 內以現(xiàn)有堆疊容納 20 層 DRAM，則需要對 DRAM 晶圓進行大幅減薄，這會增加晶圓損壞的風險，進一步降低本已足夠復雜的 HBM 的良率。

　　削減整體堆棧厚度的另一個方向是降低兩層 DRAM 的間距，而這需要從鍵合方面著手。已被用于 NAND 閃存的混合（銅）鍵合可大幅度降低間距，但其技術難度極高的同時也需要大量的設備投資。如果高度限制被放寬，混合鍵合的導入也將被延后。

　　ZDNET Korea 還提供了另一個視角：臺積電在先進封裝領域占據(jù)主導地位，對標準的制定也有很大話語權。而臺積電推動的 3D 先進封裝技術 SoIC 會導致與 HBM 堆棧配套的 XPU 復合體增高，這為 HBM“長高”提供了天然裕量。